[CCTV뉴스=이나리 기자] 집적 회로(Integrated Circuits, IC) 제조업체들이 최근 반도체 개발 비용 증가에도 불구하고 공정 기술에 지속적으로 투자하고 있는 가운데, 공정 미세화 뿐 아니라 공정 방식의 다각화로 차별화 전략을 꾀하고 있다. 

IC의 성공과 확산은 IC 제조업체가 비용 대비 성능과 기능을 계속 제공 할 수 있는 능력에 달렸으며, IC 제조 비용 절감은 집약 기술과 웨이퍼 제조 기술 분야 성장과 밀접하게 관련된다. 

기존에 주류였던 CMOS 공정 프로세스가 이론적, 실용적, 경제적 한계에 도달함에 따라 IC 설계, 제조업체는 피처 크기 축소, 신소재와 트랜지스터 구조 도입, 웨이퍼의 직경 확대, 팹 장비의 높은 처리량, 공장 자동화 증가, 3D 통합 칩, 첨단 IC 패키징 등의 전반적인 시스템 중심 설계 방식기술을 필요로 하고 있다.

이에 따라 파운드리 업체는 고성능 마이크로 프로세서, 저전력 애플리케이션 프로세서, 14나노(nm) 또는 10나노 공정의 고급 로직 방식에 집중하고 있다. 또 그 어느 때보다 다양한 공정의 프로세스를 제공함에 따라 반도체는 동일한 기준으로 성능을 비교하는 것이 어려워 졌다. 더불어 각 프로세스 세대의 파생되는 버전 또는 ‘플러스(Plus)’, 주요 노드 사이의 절반 수준의 단계가 정기적으로 발생되고 있는 것도 그 이유다.